LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

HALF ADDER DAN FULL ADDER

Oleh

231344065 AMELIA SYARIF PUTRI

Partner : 231344073
MUHAMAD RAHMAN KURNIA
Kelompok : 1 (Satu)

Tanggal Praktikum : 19 April 2024

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2024

KETERANGAN

1.	**Kelompok**	**:** 1 (satu)
2.	**Judul Praktikum**	**:** Half Adder dan Full Adder
3.	**Tanggal Praktikum**	**:** 19 April 2024
4.	**Tanggal Pengumpulan Laporan**	: April 2024
5.	**Nama Pembuat/Mahasiswa**	: Amelia Syarif Putri
6.	**Nama Partner**	: Muhamad Rahman Kurnia
7.	**Nama Dosen**	: 1. Mina Naidah Gani, DUTech, S.T., M.Eng 2. Rifa Hanifatunnisa, S.ST, M.T

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI 3
I. MAKSUD DAN TUJUAN PERCOBAAN 4
II. DASAR TEORI 4
III. ALAT-ALAT YANG DIPERGUNAKAN 5
IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN 6
V. HASIL PERCOBAAN 7
VI. ANALISIS 16
VII. KESIMPULAN 17
VIII. DAFTAR PUSTAKA 17

I. MAKSUD DAN TUJUAN PERCOBAAN

1. Mahasiswa dapat memahami konsep operasi matematika aljabar Boolean, yaitu penjumlahan biner.
2. Mahasiswa dapat memahami 2 konsep penjumlahan biner, yaitu half adder dan full adder.
3. Mahasiswa dapat membuat tabel kebenaran dari kedua konsep penjumlahan biner dan membuat persamaan outputnya menggunakan metode SOP atau K-MAP.
4. Mahasiswa dapat menggambarkan dan menyusun rangkaian gerbang logika sederhana persamaan outputnya.
5. Mahasiswa dapat membuktikan output sesuai dengan tabel kebenaran pada indikator output dan mengukur tegangan outputnya.

II. DASAR TEORI

1. Metode Sum of Products (SOP)

Metode Sum of Products (SOP) adalah salah satu teknik yang umum digunakan dalam aljabar Boolean untuk menyederhanakan ekspresi logika. Dalam metode ini, ekspresi logika disederhanakan menjadi bentuk penjumlahan (sum) dari beberapa kelompok produk (products). Setiap produk merupakan hasil perkalian (AND) dari beberapa variabel atau literal.

2. Metode Karnaugh Map (K-MAP)

Metode Karnaugh Map (K-MAP) adalah teknik grafis yang digunakan untuk menyederhanakan persamaan logika dari fungsi Boolean. K-MAP memanfaatkan representasi visual dari tabel kebenaran untuk menemukan pola-pola yang dapat digunakan untuk menyederhanakan persamaan.

Langkah-langkah dalam menggunakan K-MAP:

a) Buat tabel kebenaran untuk fungsi Boolean yang ingin disederhanakan.
b) Kelompokkan minterm yang memiliki nilai output yang sama dalam K-MAP.
c) Identifikasi pola-pola yang terbentuk dari kelompok-kelompok minterm yang bersebelahan dalam K-MAP.
d) Tulis persamaan logika sederhana dari pola-pola yang teridentifikasi dalam K-MAP.

3. Operasi Matematika Aljabar Boolean

Operasi matematika aljabar Boolean merupakan cabang matematika yang memanipulasi nilai-nilai biner (0 dan 1) menggunakan operasi logika seperti AND, OR, dan NOT. Penjumlahan biner adalah salah satu operasi yang umum digunakan dalam aljabar Boolean untuk menghitung hasil penjumlahan dari dua bilangan biner.

a) Half Adder

Half adder adalah sebuah rangkaian logika yang digunakan untuk menambahkan dua bilangan biner satu bit. Half adder memiliki dua input, yaitu bit pertama (A) dan bit kedua (B), dan dua output, yaitu hasil penjumlahan (S) dan carry-out (C). Hasil penjumlahan (S) adalah XOR dari kedua input, sedangkan carry-out (C) adalah AND dari kedua input. Berikut tabel kebenaran untuk rangkaian half adder,

A	B	Carry	SUM
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

b) Full Adder

Full adder adalah rangkaian logika yang digunakan untuk menambahkan tiga bilangan biner satu bit, yaitu dua input (A dan B) serta carry-in (C_in). Full adder memiliki dua output, yaitu hasil penjumlahan (S) dan carry-out (C_out). Hasil penjumlahan (S) adalah XOR dari ketiga input, sedangkan carry-out (C_out) adalah fungsi logika dari input yang menunjukkan apakah ada carry yang dihasilkan dari penjumlahan. Berikut tabel kebenaran untuk rangkaian full adder,


A	B	Cin	Carry out	SUM
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

III. ALAT-ALAT YANG DIPERGUNAKAN

1. IC 7486 dan 7408 (gerbang logika EX-OR dan AND)
2. Power supply
3. Project board
4. Jumper secukupnya
5. Multimeter digital


6. Resistor 330Ω 2 buah
7. LED 2 buah

IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN



Gambar 1. Rangkaian percobaan Half Adder

1. Mengatur power supply menjadi ± 5V,
2. Buat tabel kebenaran dengan input A dan B,
3. Buat masing-masing persamaan output untuk carry dan SUM menggunakan metode SOP, lalu gambarkan rangkaian gerbang logika sederhananya dengan masing-masing output dihubungkan pada resistor dan LED secara terpisah,
4. Susun rangkaian pada protoboard sesuai gambar rangkaian yang telah dibuat, lalu ukur tegangan outputnya pada masing-masing LED menggunakan multimeter digital dan tulis hasilnya pada tabel hasil percobaan.




Gambar 2. Rangkaian percobaan Full Adder


1. Mengatur power supply menjadi ± 5V,
2. Buat tabel kebenaran dengan input A dan B,
3. Buat masing-masing persamaan output untuk carry dan SUM menggunakan metode SOP, lalu gambarkan rangkaian gerbang logika sederhananya dengan masing-masing output dihubungkan pada resistor dan LED secara terpisah,
4. Susun rangkaian pada protoboard sesuai gambar rangkaian yang telah dibuat, lalu ukur tegangan outputnya pada masing-masing LED menggunakan multimeter digital dan tulis hasilnya pada tabel hasil percobaan.




V. HASIL PERCOBAAN




Gambar rangkaian sederhana percobaan Half Adder:




Tabel hasil percobaan Half Adder:


Index	A	B	SUM	V_{SUM} (V)	Dokumentasi Pengukuran V_{SUM}
0	0	0	0	0	

1	0	1	1	2,582	
2	1	0	1	2,582	
3	1	1	0	95,5 m	


Index	A	B	Carry	V_{Cy} (V)	Dokumentasi Pengukuran V_{Cy}
0	0	0	0	0	
1	0	1	0	166,7 m	
2	1	0	0	109,8 m	




3	1	1	1	1,93	




Gambar rangkaian sederhana percobaan Full Adder:






Tabel hasil percobaan Full Adder:




Index	A	B	Cin	SUM	V_{SUM} (V)	Dokumentasi Pengukuran V_{SUM}
0	0	0	0	0	0.3 m	




1	0	0	1	1	2,582	
2	0	1	0	1	2,573	
3	0	1	1	0	1 m	

4	1	0	0	1	2,574	
5	1	0	1	0	0	
6	1	1	0	0	0,1 m	

7	1	1	1	1	2,574	

Index	A	B	Cin	Cout	V_{Cout} (V)	Dokumentasi Pengukuran V_{Cout}
0	0	0	0	0	79,6 m	
1	0	0	1	0	80,8 m	

2	0	1	0	0	81,2 m	
3	0	1	1	1	2,686	
4	1	0	0	0	80,4 m	

5	1	0	1	1	2,667	
6	1	1	0	1	2,68	
7	1	1	1	1	2,675	

VI. ANALISIS

Dari konsep penjumlahan biner Half Adder, diketahui apabila suatu rangkaian diberikan input A dan B maka mengasilkan output berupa SUM; dimana output SUM memiliki output yang sama dengan gerbang logika AND, dan Carry; dimana output Carry memiliki output yang sama dengan gerbang logika EX-OR. Untuk membuktikan hal tersebut penulis mencari persamaan rangkaian dari tabel kebenaran half adder menggunakan metode SOP seperti berikut,

Minterm	A	B	Carry	SUM
0	0	0	0	0
1	0	1	0	1
2	1	0	0	1
3	1	1	1	0

$$Output_{carry} = \sum m3 = A.B$$

$$Output_{SUM} = \sum m1, m2 = \bar{A}.B + A.\bar{B} = A \oplus B$$

Mengikuti persamaan di atas, indikator output untuk rangkaian persamaan carry akan menyala apabila kedua inputnya bernilai 1 (sama dengan gerbang logika AND). Sedangkan indikator output untuk rangkaian persamaan SUM akan menyala apabila kedua inputnya memiliki nilai yang berbeda, seperti 0 1 dan 1 0 (sama dengan gerbang logika EX-OR).

Dari konsep penjumlahan biner Full Adder, diketahui bahwa input bisa berjumlah >2, maka apabila rangkaian tersebut diberi input A dan B akan menghasilkan tabel kebenaran seperti berikut,

Index	A	B	Cin	Carry out	SUM
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	0	1
5	1	0	1	1	0
6	1	1	0	1	0
7	1	1	1	1	1

Penulis menggunakan metode K-MAP untuk mencari persamaan output rangkaian Full Adder seperti berikut,

A	B Cin	00	01	11	10
0		0	1	0	1
1		1	0	1	0

$$SUM = A \oplus B \oplus Cin$$

A	B Cin	00	01	11	10
0		0	0	1	0
1		0	1	1	1

$$Carry\ OUT = A.B + A.\bar{B}.Cin + \bar{A}.B.Cin = A.B + Cin\ (A \oplus B)$$

Mengikuti persamaan di atas, indikator output untuk persamaan SUM akan menyala apabila diberi input seperti pada index ke-1, 2, 4 dan 7 (pada tabel kebenaran). Sedangkan indikator output untuk persamaan carry akan menyala apabila diberi input seperti pada index ke-3, 5, 6 dan 7 (pada tabel kebenaran).

VII. KESIMPULAN

Dari praktikum kali ini dapat disimpulkan bahwa penulis berhasil membuktikan konsep penjumlahan biner yaitu Half Adder dan Full Adder. Dari konsep Half Adder diketahui bahwa tabel kebenaran yang dihasilkan memiliki output yang sama dengan tabel kebenaran gerbang logika AND (untuk output SUM), dan gerbang logika EX-OR (untuk output carry). Penulis juga mengetahui bahwa rangkaian Full Adder merupakan satu rangkaian yang terdiri dari dua Half Adder didalamnya.

VIII. DAFTAR PUSTAKA

[1] M. M. d. C. R. K. Mano, Logic and Computer Design Fundamentals, Pearson, 2015.

[2] T. L. Floyd, Digital Fundamentals, Pearson, 2014.

[3] S. Z. G. V. d. D. R. H. Brown, Fundamentals of Digital Logic with Verilog Design, McGraw-Hill Education, 2018.